Praktická elektronika/Logické obvody: Porovnání verzí
Smazaný obsah Přidaný obsah
Logická úprava stránky |
Kombinační obvody, nástin sekvenčních o. |
||
Řádek 16:
[[Soubor:Electronic_component_ttl.jpg|thumb|300px|Logická hradla TTL]]
=== Základní logické funkce ===
K operacím s těmito hodnotami použijeme hradla
* '''NOT''' - výstup je opačná hodnota ke vstupu
Řádek 34:
:''Bohužel se pro ně občas používají nejednotné značky, jejichž tabulku najdeme zde:[http://commons.wikimedia.org/wiki/Image:Logic-gate-index.png]''
Výše uvedená hradla je pak možné propojovat do větších celků realizujících pokročilejší funkce. V zásadě pak tyto zapojení dělíme na dvě velké skupiny - '''kombinační''' a '''sekvenční''' obvody. Hlavní rozdíl mezi nimi spočívá v absenci paměťového členu v kombinačním obvodu. Hodnota výstupu takového obvodu je dána pouze aktuální hodnotou vstupních signálů.
Naproti tomu sekvenční obvody obsahují paměťový člen a výstup obvodu závisí nejen na hodnotě vstupních signálů ale i hodnotě zapamatovaného stavu.
=== Kombinační obvody ===
Tyto obvody neobsahují žádnou zpětnou vazbu. Signál se šíří vždy ve směru od vstupu k výstupu. Kromě uživatelem navržených funkcí pro určité kokrétní zadání úlohy existují i hotová zapojení, která lze využít k jednoduššímu návrhu ještě složitějších zapojení.
'''Multiplexer'''
* Jeho funkci je možné popsat jako přepínač signálu.
* Obsahuje ''1'' datový vstup, který je pak kopírován (multiplexován) na ''1'' z ''n'' výstupů. To na který výstup konkrétně, je dáno hodnotou adresy na dalších vstupech obvodu. Adresa se samozřejmě může skládat z několika jednotlivých signálů, jejichž kombinace určuje právě jeden výstup. Pokud je šířka adresy ''m'' bitů, musí platit, že <math>2^m>=n</math> (např. 3bitová adresa může rozlišit až 8 výstupů)
'''Demultiplexer'''
* Obvod má podobnou funkci jako multiplexer. Rozdíl je, že podle adresy vybírá ''1'' z ''n'' vstupů a hodnotu kopíruje na ''1'' výstup. Který vstup je aktivní je opět rozlišeno adresou.
'''Jednobitová sčítačka'''
* Tento obvod dokáže sečíst dva bity A a B na vstupu. Výstupem je pak 1bitový výsledek Y a tzv. přenos do vyššího řádu C.
</br>
{| class="wikitable" style="text-align:center; width:35%" border="1"
|-
! A !! B !! Y !! C
|-
| 0 || 0 || 0 || 0
|-
| 0 || 1 || 1 || 0
|-
| 1 || 0 || 1 || 0
|-
| 1 || 1 || 0 || 1
|}
</br></br>
* Někdy je tato sčítačka označována jako ''poloviční''. Nedokáže totiž zpracovat přenos z nižšího řádu. Tuto chybu pak odstraňuje ''Úplná jednobitová sčítačka''. Sloupec C-1 označuje právě přenos z niššího řádu.
</br>
{| class="wikitable" style="text-align:center; width:35%" border="1"
|-
! C-1 !! A !! B !! Y !! C
|-
| 0 || 0 || 0 || 0 || 0
|-
| 0 || 0 || 1 || 1 || 0
|-
| 0 || 1 || 0 || 1 || 0
|-
| 0 || 1 || 1 || 0 || 1
|-
| 1 || 0 || 0 || 1 || 0
|-
| 1 || 0 || 1 || 0 || 1
|-
| 1 || 1 || 0 || 0 || 1
|-
| 1 || 1 || 1 || 1 || 1
|-
|}
</br>
'''Ostatní obvody'''
* převodníky kódů, např. binární->2 z 5
* generátor signálů pro sedmisegmentový display z BCD kódu
* generátor parity
* komparátor vícebitových čísel
=== Sekvenční obvody ===
Základem obvodu je paměťová buňka (klopný obvod) s kapacitou jednoho bitu. Ta je schopa uchovat informaci typu logická nula, nebo jednička. Jejím základem jsou dvě hradla (NAND, nebo NOR), která jsou ve zpětnovazebním zapojení, tj. výstup hradla je přiveden na vstup hradla. Tím vzniká jednoduchý ''RS klopný obvod''. Připojením dalších hradel na vstup tohoto obvodu vznikají složitější varianty, jako RST, D a JK.
Klopné obvody pak lze spojovat do vyšších celků a získávat tak obvody typu čítač, posunovací registr, záchyný (latch) registr.
:''Poznamenejme, že veškeré zde zmíněné obvody se běžně vyrábí a jsou integrovány do jednotlivých pouzder. Není tedy nutné v praxi latch registr stavět z NAND hradel. Nicméně pro představu a názorné odzkoušení je možné i toto zapojení z NAND hradel realizovat.''
== Logické obvody ==
|